電子設(shè)計(jì)中EDA技術(shù)的應(yīng)用范文

本站小編為你精心準(zhǔn)備了電子設(shè)計(jì)中EDA技術(shù)的應(yīng)用參考范文，愿這些范文能點(diǎn)燃您思維的火花，激發(fā)您的寫(xiě)作靈感。歡迎深入閱讀并收藏。

1EDA技術(shù)的現(xiàn)狀及發(fā)展

隨著半導(dǎo)體工藝技術(shù)的不斷發(fā)展，EDA技術(shù)也不斷地推動(dòng)著電子設(shè)計(jì)技術(shù)的發(fā)展。IC設(shè)計(jì)產(chǎn)業(yè)在不斷高度發(fā)展的同時(shí)也面臨著巨大的挑戰(zhàn)，產(chǎn)品上市周期越來(lái)越短、成本越來(lái)越低等要求都迫使設(shè)計(jì)者在進(jìn)行電子設(shè)計(jì)時(shí)選用更高效的eda技術(shù)。設(shè)計(jì)者在設(shè)計(jì)的過(guò)程中必須全面的考慮問(wèn)題，不僅要考慮硬件的物理特性對(duì)設(shè)計(jì)時(shí)序及功能可靠性等的影響，同時(shí)也要選用合適的設(shè)計(jì)術(shù)語(yǔ)及抽象形式等數(shù)據(jù)來(lái)描述設(shè)計(jì)。EDA技術(shù)不僅需要測(cè)試深驗(yàn)證亞微米技術(shù)的物理效應(yīng)的能力同時(shí)也需要提供抽象設(shè)計(jì)的能力。EDA技術(shù)的發(fā)展離不開(kāi)計(jì)算機(jī)、電子系統(tǒng)設(shè)計(jì)及集成電路等，EDA技術(shù)的發(fā)展大致上可以分為計(jì)算機(jī)輔助階段、計(jì)算機(jī)輔助工程設(shè)計(jì)階段及電子設(shè)計(jì)自動(dòng)化階段這三個(gè)階段。電子輔助階段主要是在計(jì)算機(jī)輔助的前提下進(jìn)行的電路原理圖編輯，用PCB進(jìn)行布線布局，從而使得設(shè)計(jì)師從傳統(tǒng)的繪圖工作中解放出來(lái)。計(jì)算機(jī)輔助工程設(shè)計(jì)階段主要是解決電路設(shè)計(jì)中的電路檢測(cè)等問(wèn)題，CAE以邏輯模擬、故障仿真及定時(shí)分析等為核心，從而使得設(shè)計(jì)可以提前預(yù)知產(chǎn)品的相關(guān)性能及功能。電子設(shè)計(jì)自動(dòng)化階段主要是通過(guò)高級(jí)描述語(yǔ)言、綜合技術(shù)及系統(tǒng)仿真等“自上而下”的完成設(shè)計(jì)前期的高層次設(shè)計(jì)。

2EDA技術(shù)的要點(diǎn)分析

2.1硬件描述語(yǔ)言硬件描述語(yǔ)言是一種進(jìn)行電子系統(tǒng)硬件設(shè)計(jì)的計(jì)算機(jī)語(yǔ)言，它通過(guò)軟件編程來(lái)具體的描述電子系統(tǒng)中的電路結(jié)合、連接形式及邏輯功能等，硬件描述語(yǔ)言適應(yīng)于設(shè)計(jì)大規(guī)模的電子系統(tǒng)。高速集成電路（VHDL）硬件描述語(yǔ)言于1985年美國(guó)國(guó)防部推出的目的是為了克服EDA產(chǎn)品不兼容問(wèn)題，同時(shí)也可以進(jìn)行多層次設(shè)計(jì)。IEEE以VHDL為硬件描述語(yǔ)言柄灘以覆蓋之前的硬件描述語(yǔ)言的各種功能。IEEE是一種全方位的硬件描述語(yǔ)言，包括系統(tǒng)行為級(jí)、邏輯門(mén)級(jí)及寄存器傳輸?shù)榷鄠€(gè)設(shè)計(jì)層次，同時(shí)也支持?jǐn)?shù)據(jù)流、結(jié)構(gòu)及行為等三種形式進(jìn)行混合描述整個(gè)項(xiàng)目。VHDL硬件描述語(yǔ)言不僅移植性好，同時(shí)它的設(shè)計(jì)也方便了工藝間的轉(zhuǎn)換，而且VHDL使得設(shè)計(jì)人員的主要工作是進(jìn)行實(shí)現(xiàn)與調(diào)試系統(tǒng)功能。

2.2ASIC設(shè)計(jì)在集成電路的設(shè)計(jì)中加入ASIC芯片可以解決電子系統(tǒng)集成電路存在的功耗的、可靠性差及體積大等主要問(wèn)題。隨著現(xiàn)代電子產(chǎn)品市場(chǎng)的門(mén)檻不斷提高，ASIC芯片分為全定制或半定制ASIC及可編程，因此在設(shè)計(jì)ASIC芯片時(shí)應(yīng)該盡可能的是芯片獲得最優(yōu)的性能，從而達(dá)到高利用率、高速度及低耗能的目標(biāo)。

3EDA技術(shù)在電子設(shè)計(jì)流程

EDA技術(shù)是系統(tǒng)級(jí)的設(shè)計(jì)方法，是一種層次相對(duì)較高的電子設(shè)計(jì)方式，EDA技術(shù)以概念為驅(qū)動(dòng)從而使電子設(shè)計(jì)工作者在設(shè)計(jì)時(shí)無(wú)需利用門(mén)級(jí)原理圖，電子設(shè)計(jì)工作者在確定設(shè)計(jì)目標(biāo)之后就可以用EDA技術(shù)來(lái)表述電路，這樣不僅可以減少電路細(xì)節(jié)的約束及限制，同時(shí)也可以使設(shè)計(jì)者的設(shè)計(jì)更具創(chuàng)造性。EDA系統(tǒng)在電子設(shè)計(jì)人員將概念構(gòu)思及高層次的描述輸入計(jì)算機(jī)之后在系統(tǒng)規(guī)則下完成對(duì)電子產(chǎn)品的設(shè)計(jì)。EDA技術(shù)的電子設(shè)計(jì)工作流程大致包括系統(tǒng)劃分、代碼級(jí)功能仿真、VHDL代碼或圖形的輸入、送配前時(shí)序仿真及ASIC實(shí)現(xiàn)部分。首先，電子設(shè)計(jì)借助文本或者圖形編輯器呈現(xiàn)出設(shè)計(jì)描述，也就是實(shí)現(xiàn)設(shè)計(jì)表述。其次，電子設(shè)計(jì)借助編譯器對(duì)設(shè)計(jì)進(jìn)行錯(cuò)排編譯，即輸入HDL程序。然后，設(shè)計(jì)人員需要溝通軟件和硬件設(shè)計(jì)，以便實(shí)施功能仿真，即綜合。最后，在確認(rèn)仿真設(shè)計(jì)無(wú)誤時(shí)，通過(guò)FPGA或CPLD完成邏輯映射操作，即編程下載，系統(tǒng)級(jí)設(shè)計(jì)完成。基于EDA技術(shù)電子設(shè)計(jì)流程如圖。

4EDA技術(shù)的應(yīng)用

EDA技術(shù)在電子工程設(shè)計(jì)中扮演著非常重要的角色，它的作用體現(xiàn)在不同的方面。首先，電子自動(dòng)化技術(shù)可以驗(yàn)證電路設(shè)計(jì)方案的正確性，在進(jìn)行電子設(shè)計(jì)時(shí)，待設(shè)計(jì)方案確定之后，會(huì)利用結(jié)構(gòu)模擬或者系統(tǒng)仿真等方式來(lái)驗(yàn)證設(shè)計(jì)方案的正確性，在驗(yàn)證過(guò)程中系統(tǒng)中的各個(gè)環(huán)節(jié)的傳遞函數(shù)確定之后設(shè)計(jì)方案便可以實(shí)現(xiàn)。這種系統(tǒng)仿真技術(shù)推廣到非電子專業(yè)的系統(tǒng)設(shè)計(jì)也會(huì)得到充分的發(fā)展。EDA技術(shù)在系統(tǒng)進(jìn)行仿真之后的電路結(jié)構(gòu)進(jìn)行模擬分析，從而使得電路設(shè)計(jì)方案的可行性及正確性得到充分的保障。其次，電子自動(dòng)化字?jǐn)?shù)也可以對(duì)電路特性進(jìn)行優(yōu)化設(shè)計(jì)。電路的穩(wěn)定性能受到元器件容差及工作環(huán)境溫度等的影響。在傳統(tǒng)設(shè)計(jì)過(guò)程中難以對(duì)電路的整體進(jìn)行優(yōu)化設(shè)計(jì)，也無(wú)法全面的分析電路穩(wěn)定性的影響因素。EDA技術(shù)中的溫度分析及統(tǒng)計(jì)分析等功能的應(yīng)用則可以全面的分析電路特性影響因素，從而對(duì)電路特性進(jìn)行整體的優(yōu)化設(shè)計(jì)。最后，電子自動(dòng)化技術(shù)也可以實(shí)現(xiàn)電路特性的全功能模擬測(cè)試。

5以EDA技術(shù)為基礎(chǔ)電子設(shè)計(jì)的注意事項(xiàng)

在利用EDA技術(shù)進(jìn)行電子設(shè)計(jì)時(shí)，首先應(yīng)充分的考慮電子電路延時(shí)的不確定性，以及在系統(tǒng)進(jìn)行自動(dòng)編譯時(shí)會(huì)被冗余的電路簡(jiǎn)化，因此，在應(yīng)用EDA技術(shù)時(shí)，應(yīng)注意采用的反向器個(gè)數(shù)避為偶數(shù)，同時(shí)以并聯(lián)的方式將反向器連接成延時(shí)電路。其次，在設(shè)計(jì)過(guò)程中輸入的引腳不能處于置空狀態(tài)，要保證有信號(hào)源來(lái)驅(qū)動(dòng)引腳，及保持部分不用的引腳保持接地，同時(shí)，器件的電源應(yīng)始終與地線引腳保持相連，彼此之間可以進(jìn)行濾波及去耦。最后，在設(shè)計(jì)中藥避免器件過(guò)于發(fā)熱。結(jié)束語(yǔ)：我國(guó)經(jīng)濟(jì)的進(jìn)步帶動(dòng)著我國(guó)科學(xué)技術(shù)的不斷發(fā)展，從而也使得了電子產(chǎn)品得到了飛速的發(fā)展。在現(xiàn)階段的電子設(shè)計(jì)中，EDA技術(shù)是電子設(shè)計(jì)過(guò)程中的核心技術(shù)，是電子產(chǎn)品研制開(kāi)發(fā)的源動(dòng)力。隨著EDA技術(shù)的不斷深入發(fā)展，EDA技術(shù)將引發(fā)電子產(chǎn)業(yè)界及電子設(shè)計(jì)領(lǐng)域的技術(shù)革命變革，EDA技術(shù)的不斷完善使得電子設(shè)計(jì)的水平在不斷的提升。為了使電子系統(tǒng)朝著集成化及規(guī)模化等方向的發(fā)展，電子設(shè)計(jì)工程師應(yīng)該充分的掌握EDA技術(shù)，以便開(kāi)發(fā)出更多的高性能電子產(chǎn)品。

作者：王立新 單位：中煤科工集團(tuán)重慶研究院有限公司