高速脈沖信號采集電路設(shè)計研究范文

本站小編為你精心準備了高速脈沖信號采集電路設(shè)計研究參考范文，愿這些范文能點燃您思維的火花，激發(fā)您的寫作靈感。歡迎深入閱讀并收藏。

設(shè)計了一種基于高速、高分辨率ADC08D1000的高速脈沖采集電路，該電路與其他普通采集卡比具有相對低的功耗、更高的采集頻率、較寬的模擬帶寬。主要用到的器件有AD8009運算放大器、ADA4939單端轉(zhuǎn)差分器、ADC08D1000高速模數(shù)轉(zhuǎn)換器、BPS高壓模塊和電源芯片等。主要介紹了采集卡的電路設(shè)計方案，仿真驗證設(shè)計電路的模擬帶寬能夠達到130MHz。實測電路板電源噪聲小于30mV-pp，能不失真采集上升時間15ns的脈沖信號。基本能夠?qū)崿F(xiàn)高速脈沖信號的采集工作。隨著我國電子技術(shù)的飛速發(fā)展，高速脈沖信號的獲取在各個行業(yè)變得越來越重要。尤其是在核技術(shù)、車載雷達、無線通信等領(lǐng)域（曾國強，盛磊，卿松，基于高速電流脈沖前放的數(shù)字式電荷積分型能譜儀系統(tǒng)設(shè)計：湘潭大學(xué)自然科學(xué)學(xué)報，2018；郭志大，劉衛(wèi)國，賀安超，基于CPLD的高速脈沖信號采集系統(tǒng)設(shè)計：測控技術(shù)，2011）。傳統(tǒng)的低速電壓脈沖信號的采集電路，無法滿足現(xiàn)在設(shè)備的更新以及技術(shù)需求，而從國外進口的采集板性能又會受到限制。因此高速采集電路現(xiàn)在成為電子技術(shù)研究比較熱門的方向。本文針對現(xiàn)有問題提出一種高速脈沖信號采集電路，應(yīng)用高性能國產(chǎn)器件同時結(jié)合合理的電路設(shè)計，得到一種制作簡單、價格便宜、應(yīng)用范圍廣的高速脈沖采集電路。

1.電路總體結(jié)構(gòu)

高速脈沖信號采集電路主要由電源部分，模擬部分兩個主要內(nèi)容組成，總體結(jié)構(gòu)圖如圖1所示，其中電源部分包括模擬電源、數(shù)字電源（蒲文濤，基于DSP/FPGA的多波形數(shù)字脈沖壓縮系統(tǒng)硬件的研究與實現(xiàn)：電子科技大學(xué)，2006）和高壓電源電路。模擬部分包括由AD8009構(gòu)成的放大電路，ADA4939單端信號轉(zhuǎn)差分信號電路，高速ADC08D1000采集電路和偏置與參考電壓電路。圖1總體結(jié)構(gòu)圖脈沖數(shù)據(jù)采集部分采用數(shù)字化信號獲取與處理的思想，將模擬輸入的脈沖信號通過兩個重要步驟進行預(yù)處理。先將模擬脈沖信號通過主運算放大電路進行信號的放大、濾波和反向，為后級ADC采樣提供信噪比更好的輸入信號。電路中為了使高速信號能盡量不失真，并使ADC性能達到最高，需要將原始的單端信號轉(zhuǎn)換為低壓差分信號。經(jīng)過放大和初級濾波后的核脈沖信號將經(jīng)過AD4939單端轉(zhuǎn)差分電路形成低壓差分雙端輸出，再接入高速ADC08D1000模數(shù)轉(zhuǎn)換電路完成脈沖信號數(shù)字化。

2.采集電路設(shè)計

2.1電源電路電源的拓撲圖形

如圖2所示，本論文設(shè)計的脈沖采集電路電源以TPS563200型號DC-DC轉(zhuǎn)換芯片為主，TPS563200是一款低功耗，低噪聲寬輸入輸入范圍的同步降壓轉(zhuǎn)換器。這款器件被設(shè)計使用極少的外部組件便可以運行，并且可以實現(xiàn)非常低的待機電流。并且還有過壓保護(OVP)，欠壓閉鎖(UVLO)和熱關(guān)斷(TSD)保護功能。電路設(shè)計圖如圖3所示，該器件一個重要的特點是具有非常低的輸出噪聲。在外部通過調(diào)節(jié)電感數(shù)值大小和旁路電容，輸出噪聲能夠降至20mV之內(nèi)。并且該芯片輸入工作范圍寬，輸出電流支持最大達到3A，所以電路中的模擬5V電源，還有芯片MAX764，LM1117和TLV71210DB的輸入電壓都由該IC提供（卓蕊瀲，新型便攜式多道伽馬能譜儀的研制：中國地質(zhì)大學(xué)，2013）。

2.2偏置電路

原始脈沖信號可能幅值正負不定，同時考慮到單端轉(zhuǎn)差分芯片輸出增益設(shè)置為G=2，工作電壓為+3.3V和-1.8V，因此加入NE5532的偏置電路。NE5532是一種高性能低噪聲運算放大器（劉世豪，數(shù)字化便攜式γ能譜儀的設(shè)計與實現(xiàn)：華中科技大學(xué)，2012），與其他運放比較，有更好的噪聲性能，同時輸出驅(qū)動能力得到提高，并且有較寬的工作電壓范圍。電路如圖4所示。芯片采用+5V、-5V雙電源供電，其中用一片運放做比較器，輸出期望的正偏置電壓或者負偏置電壓信號；然后用第二片運放做電壓跟隨器，提高帶負載能力。通過設(shè)計實現(xiàn)偏置電壓在-1.5V～+5V范圍可根據(jù)輸入信號選擇進行調(diào)節(jié)。

2.3單端轉(zhuǎn)差分電路

ADA4939是一款低噪聲、超低失真、高速差分放大器，非常合適用于驅(qū)動分辨率最高可到16位，DC能夠到100MHz的高性能ADC。可利用內(nèi)部共模反饋環(huán)路調(diào)整輸出共模電壓，使ADA4939的輸出和ADC的輸入相互匹配。圖5為ADA4939用作差分放大器驅(qū)動ADC08D1000的詳細電路設(shè)計圖。

3.電路調(diào)試

3.1仿真驗證

本文設(shè)計的電路原理圖與選擇的元器件在電路中的性能表現(xiàn)，在實際刻板之前，通過軟件ADIsimPE模擬器對設(shè)計電路前段部分進行了仿真與性能驗證。圖6給出的是信號調(diào)理電路前端仿真電路圖，圖中采用元器件和原理圖與實際使用相同，因為根據(jù)理論和實際測量分析探測器脈沖上升時間在10ns左右，因此以脈沖上升時間作為信號最高頻率部分，仿真中輸入信號采用周期為10ns，率100Mhz正弦波代替脈沖信號。仿真波特率結(jié)果在圖7中給出。該設(shè)計電路在輸入信號500mV的情況下模擬帶寬能達到130MHz。

3.2電路實物測試

（1）電源測試圖8中給出的是兩個電源噪聲幅值測量，紫色為+5V模擬電源噪聲幅度30mV-pp；藍色為+3.3V數(shù)字電源，噪聲幅度在40mV-pp，基本滿足模擬部分和數(shù)字部分電路供電需求。（2）放大濾波測試圖9給出了在進入放大濾波處理前原始輸入信號和處理后信號對比測試圖。紫色原始信號伴有規(guī)律的高頻振蕩噪聲50mV，藍色濾波放大處理后后信號中的高頻振蕩噪聲明顯減弱，并將信號放大2倍。電路模擬帶寬設(shè)計滿足基本要求。（3）單端轉(zhuǎn)差分測試單端轉(zhuǎn)差分一方面是為了提高速率另一方面能夠提高信噪比抑制共模噪聲。圖10中是單端高速脈沖信號轉(zhuǎn)差分信號后的脈沖波形，其中正負差分線信號沒有失真，噪聲幅值小于5mV。輸出脈沖幅值小于800mV-pp滿足ADC輸入信號允許幅值范圍。

4.結(jié)論

利用AD8009運算放大器、ADA4939單端轉(zhuǎn)差分器、ADC08D1000高速模數(shù)轉(zhuǎn)換器、BPS高壓模塊和電源芯片等，成功設(shè)計了一種價格功耗較低，應(yīng)用范圍比較廣的高速脈沖信號采集電路。通過實測該電路可以采集脈沖上升時間15ns，幅值5V-pp高速脈沖信號，且?guī)捘軌蜻_到100MHz。

作者：左卓 覃駿 顏瑜成 鐘丁生 單位：成都理工大學(xué)工程技術(shù)學(xué)院