能力培養(yǎng)下數(shù)字電路和系統(tǒng)課程設(shè)計(jì)范文

本站小編為你精心準(zhǔn)備了能力培養(yǎng)下數(shù)字電路和系統(tǒng)課程設(shè)計(jì)參考范文，愿這些范文能點(diǎn)燃您思維的火花，激發(fā)您的寫作靈感。歡迎深入閱讀并收藏。

本文主要分析數(shù)字電路與系統(tǒng)課程設(shè)計(jì)教學(xué)中存在的問題，從課設(shè)內(nèi)容、課設(shè)項(xiàng)目設(shè)計(jì)的方法、強(qiáng)化實(shí)踐技能等方面改進(jìn)數(shù)電課設(shè)的教學(xué)，強(qiáng)化過程考核。培養(yǎng)學(xué)生理論聯(lián)系實(shí)踐的能力，強(qiáng)化數(shù)字系統(tǒng)的設(shè)計(jì)與分析，提高學(xué)生編程和自主解決問題的能力。數(shù)字電路與系統(tǒng)課程設(shè)計(jì)是電子信息、通信工程等專業(yè)在學(xué)習(xí)了數(shù)字電路與系統(tǒng)課程后所進(jìn)行的綜合應(yīng)用課程實(shí)習(xí)，是電子、自動(dòng)化專業(yè)重要的實(shí)踐教學(xué)環(huán)節(jié)，數(shù)電課設(shè)在培養(yǎng)學(xué)生實(shí)踐能力方面具有極其重要的意義。通過改進(jìn)課程的教學(xué)與過程考核，培養(yǎng)學(xué)生理論與實(shí)踐相結(jié)合，強(qiáng)化數(shù)字電路的設(shè)計(jì)與分析能力，提高實(shí)踐能力。

1數(shù)電課設(shè)教學(xué)的意義及現(xiàn)狀分析

數(shù)電課設(shè)的教學(xué)中，共12學(xué)時(shí)，0.5學(xué)分，共6次課。很多學(xué)生重視理論的學(xué)習(xí)，而忽視實(shí)驗(yàn)的重要性。數(shù)電課設(shè)是一門理論與實(shí)踐相結(jié)合的綜合應(yīng)用課程，通過不同的實(shí)驗(yàn)才能深入理解數(shù)字邏輯電路的設(shè)計(jì)與分析和VHDL語言程序控制流程。數(shù)電課設(shè)可以提高學(xué)生解決問題的能力，增加學(xué)生的就業(yè)機(jī)會(huì)。但是在數(shù)電課設(shè)的教學(xué)過程中，存在一些問題需要改進(jìn)。

1.1編程和調(diào)試能力需提高

數(shù)電課設(shè)使用quartusII集成開發(fā)環(huán)境進(jìn)行VHDL語言編程，教學(xué)過程中發(fā)現(xiàn)學(xué)生對(duì)VHDL語言的語法掌握不牢，程序流程圖設(shè)計(jì)有待提高，獨(dú)立編寫代碼比較困難。對(duì)quartusII軟件的使用不熟練，如創(chuàng)建元器件符號(hào)、繪制原理圖、功能仿真等。學(xué)生遇到問題，首先想到的是找老師解決，而不是獨(dú)立思考尋找解決辦法。

1.2自主設(shè)計(jì)和創(chuàng)新能力欠缺

對(duì)于數(shù)電課設(shè)的實(shí)驗(yàn)內(nèi)容，按照實(shí)驗(yàn)指導(dǎo)書進(jìn)行驗(yàn)證，不需要從頭到尾獨(dú)立思考設(shè)計(jì)軟硬件。尤其是當(dāng)學(xué)生面對(duì)大四相關(guān)的畢業(yè)設(shè)計(jì)課題時(shí)，往往不知道如何設(shè)計(jì)系統(tǒng)和搭建硬件電路等。實(shí)驗(yàn)過程中有很多地方可以優(yōu)化創(chuàng)新，學(xué)生完成基本教學(xué)任務(wù)而缺乏主動(dòng)尋找創(chuàng)新點(diǎn)，優(yōu)化系統(tǒng)設(shè)計(jì)，提高測(cè)量精度等。

1.3重視結(jié)果忽略過程

在實(shí)驗(yàn)課上，教師按照實(shí)驗(yàn)指導(dǎo)書和教學(xué)大綱的內(nèi)容進(jìn)行授課。首先，對(duì)于數(shù)電課設(shè)相關(guān)的硬件做介紹。然后，分析實(shí)驗(yàn)程序代碼，講解語句的含義，引導(dǎo)學(xué)生逐步完成數(shù)電課設(shè)的設(shè)計(jì)。學(xué)生更多是記住老師的操作過程并且復(fù)現(xiàn)出來，而忽略對(duì)相關(guān)理論知識(shí)的復(fù)習(xí)和理解，知識(shí)的連貫性欠缺。學(xué)生關(guān)注實(shí)驗(yàn)結(jié)果是否能夠做出來，是否滿足課設(shè)考核，忽略對(duì)硬件電路原理和程序流程的理解，很難做到理論與實(shí)踐相結(jié)合，達(dá)不到實(shí)驗(yàn)教學(xué)的目的。

2數(shù)電課設(shè)的教學(xué)改進(jìn)

2.1重視能力的培養(yǎng)

數(shù)電課設(shè)作為一門綜合的應(yīng)用設(shè)計(jì)，為學(xué)生學(xué)習(xí)后續(xù)課程和就業(yè)打下基礎(chǔ)。通過數(shù)電課設(shè)，培養(yǎng)學(xué)生的分析解決問題的能力、實(shí)踐能力和創(chuàng)新能力等。

2.1.1線下為主線上為輔的混合式教學(xué)

利用超星網(wǎng)絡(luò)平臺(tái)，數(shù)電課設(shè)以線下教學(xué)為主，線上為輔的方式進(jìn)行線上線下混合式教學(xué)。通過構(gòu)建超星學(xué)習(xí)通的教學(xué)資源，引導(dǎo)學(xué)生課前預(yù)習(xí)，課上答疑和實(shí)際操作，充分利用課堂時(shí)間，提高效率。根據(jù)學(xué)生對(duì)教學(xué)內(nèi)容理解有困難的地方，如VHDL語言的編程等，在超星學(xué)習(xí)通發(fā)布相關(guān)知識(shí)的測(cè)驗(yàn)、討論和錄制教學(xué)視頻等，強(qiáng)化練習(xí)，克服難點(diǎn)。結(jié)合當(dāng)前的社會(huì)發(fā)展和需求，平臺(tái)會(huì)定期更新一些數(shù)字電路設(shè)計(jì)的典型案例和相關(guān)的高新技術(shù)，了解數(shù)字電路的應(yīng)用，擴(kuò)展學(xué)生的學(xué)習(xí)范圍，開闊思路，加深對(duì)數(shù)字電路的理解。學(xué)生知識(shí)得到了提高，同時(shí)也激發(fā)學(xué)生為社會(huì)服務(wù)和創(chuàng)造社會(huì)價(jià)值的熱情。線上教學(xué)不僅有助于提高學(xué)生學(xué)習(xí)效果，還有助于提高課程的過程考核。學(xué)生學(xué)習(xí)數(shù)電相關(guān)知識(shí)不局限于課堂，結(jié)合學(xué)習(xí)通充分利用課后時(shí)間進(jìn)行學(xué)習(xí)拓展，使學(xué)生的手機(jī)和電腦成為重要的學(xué)習(xí)工具。

2.1.2理論與實(shí)踐相結(jié)合

分組選擇課設(shè)題目，帶領(lǐng)同學(xué)復(fù)習(xí)數(shù)電知識(shí)，學(xué)習(xí)VHDL語言語法和quartusII軟件的使用。通過與C語言語法相類比，分析兩種語言的異同處，來學(xué)習(xí)VHDL語言，加快VHDL編程入門。不同課設(shè)題目都有公用的模塊，如分頻器、消抖電路、LED顯示等，利用這些公用模塊，通過編寫一個(gè)簡(jiǎn)單的計(jì)數(shù)器程序，來學(xué)習(xí)quartusII軟件的使用，如創(chuàng)建工程、創(chuàng)建元器件符號(hào)、繪制原理圖、編譯下載、功能仿真等。

2.1.3由最小系統(tǒng)拓展出復(fù)雜系統(tǒng)設(shè)計(jì)

在計(jì)數(shù)器程序基礎(chǔ)上，增加相應(yīng)的功能模塊，拓展出各組的系統(tǒng)設(shè)計(jì)。引導(dǎo)同學(xué)繪制軟件流程圖，讓組內(nèi)同學(xué)討論分工完成各個(gè)模塊的程序設(shè)計(jì)，提高學(xué)生團(tuán)隊(duì)協(xié)作能力。由基礎(chǔ)模塊設(shè)計(jì)到頂層原理圖設(shè)計(jì)，重視基礎(chǔ)，循序漸進(jìn)，使學(xué)生能夠真正參與并了解數(shù)字電路設(shè)計(jì)與分析的流程。指導(dǎo)同學(xué)由計(jì)數(shù)器擴(kuò)展出自動(dòng)售貨機(jī)控制電路、8位串行數(shù)字鎖電路、汽車尾燈控制電路、數(shù)字頻率計(jì)；由計(jì)數(shù)器程序擴(kuò)展出定時(shí)器程序；由定時(shí)器程序擴(kuò)展出數(shù)字秒表、數(shù)字鐘電路、數(shù)字顯示電路、出租車計(jì)費(fèi)器、智力競(jìng)賽搶答計(jì)時(shí)器，如圖1所示。

2.1.4充分利用QuartusII軟件的功能仿真

QuartusII軟件是Altera公司提供的FPGA/CPLD(現(xiàn)場(chǎng)可編程門陣列/復(fù)雜可編程邏輯器件)綜合開發(fā)工具，其界面友好，使用便捷。QuartusII軟件的功能仿真是在綜合之后、布局布線之前進(jìn)行的仿真，主要用來驗(yàn)證VHDL代碼經(jīng)過綜合變成具體器件后是否能實(shí)現(xiàn)預(yù)期的功能?？梢岳斫鉃?，主要是檢查所編寫的程序雖然語法上沒有錯(cuò)誤，但從邏輯功能上是否與預(yù)想設(shè)計(jì)器件的邏輯功能一致。在輸入端加入各種可能的激勵(lì)源，觀察輸出端的響應(yīng)是否滿足設(shè)計(jì)要求，考察電路邏輯功能和設(shè)計(jì)的正確性。功能仿真的設(shè)置比較簡(jiǎn)單，易于掌握，有效提高實(shí)驗(yàn)教學(xué)。強(qiáng)大的電路功能仿真可進(jìn)行在線動(dòng)態(tài)調(diào)試，簡(jiǎn)化電路分析，是調(diào)試和驗(yàn)證數(shù)字電路的有效工具。通過仿真功能，還可以有效學(xué)習(xí)芯片的邏輯功能，為數(shù)字電路設(shè)計(jì)打下基礎(chǔ)。數(shù)電課設(shè)需要用到很多集成芯片，需要給同學(xué)介紹芯片的引腳功能、真值表和工作時(shí)序。教學(xué)過程中發(fā)現(xiàn)學(xué)生對(duì)學(xué)過的芯片功能沒有完全理解，電路設(shè)計(jì)需要芯片選型，同學(xué)們覺得比較困難，不能靈活應(yīng)用。通過功能仿真輸出仿真波形，分析仿真波形的時(shí)序，與真值表對(duì)比，將抽象的真值表轉(zhuǎn)化成具體的仿真波形，使學(xué)生能夠真正了解芯片的邏輯功能。以4位二進(jìn)制同步加法計(jì)數(shù)器74LS163為例，利用74LS163的置數(shù)功能，設(shè)計(jì)10進(jìn)制加法計(jì)數(shù)器，通過仿真波形，驗(yàn)證電路能夠?qū)崿F(xiàn)預(yù)期邏輯功能，仿真波形圖如圖2所示。

2.1.5培養(yǎng)實(shí)踐技能和創(chuàng)新能力

課堂上重視實(shí)踐技能的培養(yǎng)，為學(xué)生以后工作做好鋪墊：強(qiáng)化工程管理的方式新建管理工程，便于程序移植；規(guī)范VHDL語言代碼書寫規(guī)范和程序框架，強(qiáng)調(diào)注釋的重要性；引導(dǎo)學(xué)生根據(jù)設(shè)計(jì)需要選擇合適芯片，查閱芯片資料，提高學(xué)生搜集資料的能力；指導(dǎo)學(xué)生根據(jù)硬件電路連接進(jìn)行引腳鎖定，編譯和下載程序；提高學(xué)生調(diào)試程序的能力，快速查找錯(cuò)誤，如通過設(shè)置測(cè)試點(diǎn)來監(jiān)測(cè)程序的執(zhí)行，便于分析；強(qiáng)化功能仿真的使用，加深學(xué)生對(duì)時(shí)序電路的理解和分析。對(duì)于學(xué)生的進(jìn)步和成果給予表揚(yáng)和鼓勵(lì)，增加學(xué)生的學(xué)習(xí)興趣和信心。指導(dǎo)同學(xué)修改代碼，實(shí)現(xiàn)更豐富的功能擴(kuò)展，鼓勵(lì)學(xué)生創(chuàng)新，激發(fā)學(xué)生的創(chuàng)新能力。讓學(xué)生的思維得到了擴(kuò)展和鍛煉，提高了學(xué)生的編程能力，強(qiáng)化了數(shù)字電路的應(yīng)用。

2.2強(qiáng)化過程考核

過程考核對(duì)學(xué)生的學(xué)習(xí)進(jìn)步具有反饋和激勵(lì)作用，同時(shí)它也是教師課程考核的主要依據(jù)，因此，過程考核是教學(xué)的重要環(huán)節(jié)。此外，通過過程考核的反饋信息，可以看出哪些教學(xué)內(nèi)容沒有完全被學(xué)生理解，這有助于教師有效的調(diào)整、改進(jìn)教學(xué)內(nèi)容和方法，提高教學(xué)質(zhì)量。過程考核主要包括平時(shí)考核和期末考核。強(qiáng)化平時(shí)考核，提高平時(shí)考核占比為50%。過程考核全面整體反映學(xué)生在學(xué)習(xí)知識(shí)和技能、過程與方法以及情感態(tài)度等方面的表現(xiàn)。

2.2.1平時(shí)考核

平時(shí)考核主要由預(yù)答辯、學(xué)習(xí)通平臺(tái)線上考核和課堂表現(xiàn)。預(yù)答辯主要考核學(xué)生設(shè)計(jì)的總體框圖、軟件流程圖和芯片選型，解答同學(xué)的疑問并給予一定的合理建議。線上考核通過平臺(tái)大數(shù)據(jù)采集分析和處理，綜合線上各階段的學(xué)習(xí)給出綜合評(píng)價(jià)。課堂表現(xiàn)主要考核學(xué)生的實(shí)踐狀況、積極性和創(chuàng)新性。了解學(xué)生的課設(shè)情況，及時(shí)調(diào)整教學(xué)內(nèi)容和方法，認(rèn)真分析和總結(jié)學(xué)生在學(xué)習(xí)過程中存在的問題，記錄學(xué)生的平時(shí)表現(xiàn)。

2.2.2期末考核

期末考核主要由總結(jié)報(bào)告和答辯。總結(jié)報(bào)告主要針對(duì)本次課設(shè)內(nèi)容進(jìn)行數(shù)據(jù)分析和處理，總結(jié)數(shù)字電路設(shè)計(jì)的方法，積累實(shí)踐經(jīng)驗(yàn)，并形成書面總結(jié)報(bào)告。正文包括設(shè)計(jì)方案選擇（設(shè)計(jì)思路、設(shè)計(jì)原理、實(shí)現(xiàn)功能等）、程序清單（程序注釋）、調(diào)試過程（調(diào)試現(xiàn)象分析）、調(diào)試結(jié)果（最終實(shí)現(xiàn)哪些功能、未實(shí)現(xiàn)功能）和心得體會(huì)。答辯以小組為單位，主要考核quartus軟件的使用和實(shí)際所完成的硬件調(diào)試功能，檢查設(shè)計(jì)過程。首先學(xué)生自述總結(jié)數(shù)電課設(shè)，其次是問答環(huán)節(jié)，最后是組內(nèi)互評(píng)打分。最后一次課的后45分鐘，進(jìn)行課設(shè)答辯，檢查課設(shè)成果和報(bào)告。根據(jù)學(xué)生的項(xiàng)目設(shè)計(jì)與實(shí)踐狀況、答辯情況評(píng)定成績(jī)。總成績(jī)100分由預(yù)答辯（10分）、實(shí)際操作（30分）、創(chuàng)新（10分）、總結(jié)報(bào)告（15分）和答辯（35分）組成。

2.3教學(xué)改進(jìn)實(shí)施的效果

教學(xué)改進(jìn)有效的調(diào)動(dòng)了學(xué)生學(xué)習(xí)的積極性，考核了學(xué)生的真實(shí)水平?？己顺煽?jī)呈正態(tài)分布，如表1和圖2所示。從最終成績(jī)統(tǒng)計(jì)分析看，過程學(xué)習(xí)認(rèn)真的學(xué)生，考核的分?jǐn)?shù)也較高，知識(shí)點(diǎn)掌握的較好。在數(shù)電課設(shè)的教學(xué)過程中，發(fā)現(xiàn)一些問題需要解決，如學(xué)生對(duì)VHDL語言語法掌握不牢，quartusII軟件操作不熟練等。通過實(shí)驗(yàn)教學(xué)的改進(jìn)，強(qiáng)化過程考核，有效的提高了學(xué)生的學(xué)習(xí)熱情和實(shí)踐能力。結(jié)合課程實(shí)驗(yàn)，有多名學(xué)生參加學(xué)院創(chuàng)新團(tuán)隊(duì)和電子競(jìng)賽，有多名學(xué)生在今年的省大學(xué)生電子設(shè)計(jì)競(jìng)賽中獲得三等獎(jiǎng)，為后續(xù)專業(yè)課的學(xué)習(xí)打下基礎(chǔ)。

作者：李林 單位：大連理工大學(xué)城市學(xué)院電子與自動(dòng)化分院