圖像匹配算法中專用集成電路設計研究范文

本站小編為你精心準備了圖像匹配算法中專用集成電路設計研究參考范文，愿這些范文能點燃您思維的火花，激發您的寫作靈感。歡迎深入閱讀并收藏。

【摘要】圖像配準是圖像解決策略的問題，是同一場景多圖像研究的基礎，是最近這些年來的最先進的圖像解決本領之一，基于域改變的圖像配準應用是最基本的傅里葉改變。這考慮了硬件實現的重要價值和現實的重要性。介紹了一種用于圖像匹配算法的獨特硬件集成電路（ASIC）。這種獨特的ASIC電路易于構建，易于級聯，也易于流動，適用于內置的實時圖像匹配

【關鍵詞】圖像匹配專用集成電路設計

1引言

在過去的50年里，現代微電子技術取得了長足的發展，它一直在持續促進信息科學的發展，帶來了人類生活的巨大改變，同時也為生命科學領域的信息化提供了技術層面的堅實基礎和有力保障。隨著科學技術的快速進步，這一作用變得十分的關鍵。提高圖像匹配的實時性能大大增強它的應用價值。模板匹配法是解決圖像匹配的主要方法之一。人類能夠得到各種信息，一般都是從視覺，聽覺，觸覺等模式得到，但絕大部分是來自于視覺所接受的圖像信息，視覺是人類重要的感知手段，而那個圖像是視覺的基礎。圖像匹配是推算集中型的，其數據和推算繁瑣性特別大，因此，在嵌入式應用中提高圖像匹配的實時性有很大的難度，工程師必須要持續研究和建立新的技術。

2圖像匹配策略

DSP將參考圖寫入參考圖存儲器并在預初始化處理期間得到參考圖的每個子圖的均值和均方根。當執行圖像匹配時，DSP首先找到實時圖的均值和均方根，然后使用卷積2來找到卷積。最后，DSP找到彼此關值并將它們進行對比以找到對應于最大相互關值的子圖坐標（u，v）。一般來講，當卷積通過卷積完成時，系統的卷積適用于圖像匹配算法，因此它擁有專業性，并且嵌入式系統的卷積大小遠遠小于圖像像素的數量。于是，有必要將實時圖和參考圖子圖劃分為適當的分子圖。分割模式與圖像的大小和系統卷積的比例相關。假設36×36的實時圖僅匹配系統中的一個ASIC，則實時圖可以分為36個1×36分子圖。通過這種方式，當組裝時，DSP開始將實時圖的第一行從實時圖存儲器寫入ASIC實時圖，然后不斷讀取基準圖數據以獲取分子的每個具體圖的第一批。然后，DSP將實時圖的第二行從實時圖存儲器寫入人體卷積裝置的實時圖寄存器，然后再不斷的讀取參考圖，第二批每個分子圖卷積和第一批相關的分子圖，卷積被添加。表1顯示了FPGA完成的各種結構所消耗的資源，通過寄存器資源，組合邏輯，存儲器大小和乘法器數量來衡量。圖1顯示了模板卷積下的這些關系。可以看出，當W足夠大時，吞吐率收斂到1，并且此時損耗的中間結果存儲器容量相對推廣。

3ASIC結構設計

在規劃完好的定制ASIC時，規劃器定義芯片上全部晶體管的幾何和工藝規則，最后將策劃好的結果傳遞給IC制造商。中央控制器控制ASIC的不同模塊的數據安排，計算過程和容錯處理。通過這種方式，芯片可以實現最佳性能，即高面積效率，高速度和低功耗。然而，策劃周期通常很長，并且芯片的價格很高昂。假設策劃失敗，通常會導致大量時間和成本的白費。ASIC自定義部分策劃模式基于預先構建的安裝門。芯片上只有接觸孔，互連和過孔根據電路的效用特意設計和制造的。用戶按照用戶定義的效用根據特定模式進行匹配。用戶的電子工程師可以選擇器件資源，例如NAND門，觸發器，緩沖器，RAM單元和陣列內的互連線，以形成自己的邏輯設計。在半定制方案中，有門陣列方案模式和標準單元方案模式，并且運用每個庫單元。可編程不同的可編程ASIC，現場可編程初始陣列，低密度，邏輯/通用20引腳通用邏輯陣列。圖2顯示的是轉換增益測試的模擬結果指數。

4結論

總之，卷積器2圖像匹配算法方便，易于定位，延遲小，易于并行流動，并且易于通過級聯改善實時圖像匹配。本文基于多通道與大模板并行匹配的特點，提議了基于NCC算法的多通道大模板匹配ASIC結構，實現了芯片的前端工藝策劃。此外，在改進半導體工藝技術之后，當擴展規模時，卷積器2只需增加基本卷積單元的數量，于是策劃的工作量很小并且上市的時間也很短。所以，它是一種理想的圖像匹配專用ASIC，它在嵌入式圖像匹配的實時體系中具有很高的實際應用價值。一種用于圖像匹配最大彼此相關的特殊ASIC完成模式是一種輕松可行的模式，其擁有著非常優越的發展前景。能夠完全建立出與C6000系列高性能DSP相當的緊湊，低成本，高速卷積，處理器。

參考文獻

[1]張遂南,黃士坦.一種面向圖像匹配算法的高性能專用集成電路設計[J].北京師范大學學報(自然科學版),2002,38(01):48-52.

[2]劉海鷹,彭思龍.基于非張量積小波的大范圍圖像匹配方法[J].模式識別與人工智能,1999(01):67-73.

作者：陳家豪 單位：長春工業大學