標(biāo)簽芯片電路設(shè)計(jì)論文范文

本站小編為你精心準(zhǔn)備了標(biāo)簽芯片電路設(shè)計(jì)論文參考范文，愿這些范文能點(diǎn)燃您思維的火花，激發(fā)您的寫作靈感。歡迎深入閱讀并收藏。

1電路基本原理

1.1電路振蕩原理介紹弛豫振蕩器電路如圖1所示。假設(shè)節(jié)點(diǎn)Vswitch和Clock＿out輸出是低電平，那么N4處于關(guān)閉狀態(tài)，由P4和N5組成的反相器給電容C1充電，使節(jié)點(diǎn)Vramp電壓升高。同時(shí)，N1的源極電位也成比例升高，也就是節(jié)點(diǎn)VR1電位升高，并產(chǎn)生了一個(gè)流過電阻R1的電流IR1，該電流同樣流過N1。隨著電流IR1的升高，由于恒流源P1的電流是一定值，造成流過N3的電流減少。N3將柵極和漏極短接，將流過的電流轉(zhuǎn)換成電壓。將N3設(shè)置工作在亞閾值區(qū)，則N3漏極電流與柵極及漏極電壓的關(guān)系可以由亞閾值區(qū)電流公式?jīng)Q定［8］。隨著電流的減少，N3的柵極和漏極電位降低，導(dǎo)致N2管關(guān)閉，電流源P2對節(jié)點(diǎn)Vswitch充電，并使其升至高電平。此時(shí)，電路達(dá)到另一個(gè)輸出狀態(tài)，緩沖器輸出Clock＿out變成高電平，N4管導(dǎo)通，將節(jié)點(diǎn)VR1瞬間下拉，UR1為0。由于此時(shí)N5，N6不能將節(jié)點(diǎn)Vramp的電荷立即全部泄放，所以N1的柵極電位還很高，N1的VGS達(dá)到最大值，由P1產(chǎn)生的恒定電流全部流過N1，N4支路。N5，N6以恒定速度對電容C1放電，Vramp線性下降，電路處于穩(wěn)定狀態(tài)。隨著N1的VGS的下降，流過其電流減小，流過N3的電流增加，使N3的柵極和漏極電位升高。當(dāng)Vcompare升高到打開N2時(shí)，Vswitch降低到0V電位，電路達(dá)到另一個(gè)輸出狀態(tài)，Clock＿out跳變成低電位，完成循環(huán)。

1.2影響振蕩器輸出頻率的因素標(biāo)簽工作的環(huán)境溫度具有較大的變化范圍，可能從負(fù)幾十?dāng)z氏度到近一百攝氏度。根據(jù)第2．1節(jié)的推導(dǎo)，振蕩器輸出周期由電容和電阻決定。由于電容和電阻易受溫度影響，尤其是CMOS工藝的電阻溫度系數(shù)一般較大，因此，在設(shè)計(jì)電路時(shí)需考慮電容和電阻隨溫度的變化。參考文獻(xiàn)［9，10］中所提及的溫度補(bǔ)償方法可以在理論上完全消除溫度變化對輸出的影響，達(dá)到由電阻和電容隨溫度偏移造成的頻率溫漂為0。但是，通常情況下，MOS管的工作特性會(huì)隨溫度變化，所以，在電路設(shè)計(jì)時(shí)，電阻的選擇需綜合考慮。標(biāo)簽芯片在向閱讀器發(fā)送數(shù)據(jù)進(jìn)行反向散射調(diào)制時(shí)，會(huì)在一段時(shí)間內(nèi)接收不到電磁能量，時(shí)長從1μs到37．5μs。不同的無能量時(shí)段長度對芯片造成的影響不同，小到幾個(gè)微秒的斷電不會(huì)使電源管理模塊提供給振蕩器的電壓源VDD發(fā)生波動(dòng)。但是，最大37．5μs的斷電時(shí)長則會(huì)造成振蕩器工作電壓VDD的下降，當(dāng)標(biāo)簽再次獲得能量時(shí)，振蕩器工作電壓恢復(fù)正常，造成電源電壓抖動(dòng)。同時(shí)，振蕩器所用偏置電流也會(huì)發(fā)生波動(dòng)。根據(jù)ISO／IEC18000－6C協(xié)議，通信過程中標(biāo)簽解碼以及反向散射編碼對時(shí)鐘精度要求較嚴(yán)格，而RFID系統(tǒng)的基帶數(shù)字部分可通過采用相對比值解碼和區(qū)間分段分頻控制方法對反向編碼的通信速率進(jìn)行控制，解決對基帶時(shí)鐘精度要求嚴(yán)格的問題。如前文所述，控制好溫度等因素對電容值和電阻值的影響，即可解決振蕩器輸出頻率不準(zhǔn)的問題。換言之，輸出頻率可以偏離理想值，且在變化范圍較小情況下，數(shù)字基帶仍然可以正常工作。但是在設(shè)計(jì)模擬前端時(shí)，應(yīng)當(dāng)盡量減小振蕩器的輸出偏差。

2仿真結(jié)果及說明

采用SMIC0．18μmCMOS工藝模型，使用Cadence工具對電路進(jìn)行設(shè)計(jì)，并采用Spectre仿真器模擬電路性能。仿真中，在理想電壓源為1V，理想偏置電流為100nA，室溫為25℃時(shí)，電源上電時(shí)間為5μs，瞬態(tài)仿真時(shí)長為300μs。振蕩器頻率為1．925MHz，功耗為0．9μW。圖2所示為理想條件下的仿真輸出波形和對其進(jìn)行freq函數(shù)處理后的頻率曲線，輸出是穩(wěn)定的周期方波，頻率為1．925MHz。

2.1輸出頻率隨溫度的變化標(biāo)簽芯片需在寬范圍環(huán)境溫度下工作。圖3所示為在理想電源電壓和電流基準(zhǔn)下電路輸出頻率隨溫度的變化曲線。

2.2頻率隨電源電壓的變化由于工藝角的影響，電源管理模塊輸出給振蕩器工作的電壓源VDD可能會(huì)產(chǎn)生一些偏差，不是理想的1V。當(dāng)標(biāo)簽芯片距離閱讀器較遠(yuǎn)時(shí)，芯片獲得能量較少，也可能出現(xiàn)VDD偏低的情況。圖4給出了在室溫下，偏置電流無偏移時(shí)，振蕩器輸出頻率隨電源電壓變化的曲線。可以看出，VDD低于0．95V時(shí)，輸出頻率隨VDD降低快速升高，VDD＝0．75V時(shí)，輸出頻率為1．978MHz；VDD＝0．95V時(shí)，輸出頻率出現(xiàn)最小值，為1．923MHz；VDD超過0．95V時(shí)，輸出頻率呈上升趨勢，當(dāng)VDD到達(dá)1．3V時(shí)，輸出頻率達(dá)到1．941MHz。該條件下，振蕩器在0．75～1．3V電源電壓下偏離理想頻率小于3％。

2.3頻率隨輸入偏置電流的變化與電壓產(chǎn)生偏移的原因一樣，偏置電流也會(huì)產(chǎn)生一定的偏移而影響振蕩器的輸出頻率。圖5給出了輸出頻率隨偏置電流變化的曲線。仿真結(jié)果顯示，偏置電流減少到90nA時(shí)，輸出頻偏小于目標(biāo)3％以上；偏置電流增大到110nA時(shí)，輸出頻偏接近3％。

2.4電源電壓與偏置電流紋波對輸出頻率的影響反向調(diào)制造成標(biāo)簽芯片接收不到能量的最大時(shí)間長度為37．5μs，這會(huì)使電源管理模塊提供給振蕩器的電壓源和電流源產(chǎn)生相同頻率的紋波，而輸出頻率的波動(dòng)對數(shù)字基帶的影響要大于穩(wěn)定的頻率偏差所帶來的影響。當(dāng)電壓源降低100mV，偏置電流降低10nA時(shí)，得到了如圖6所示的振蕩器輸出頻率波動(dòng)波形。圖6中，輸出頻率的波谷是在電源電壓和偏置電流都降低10％時(shí)產(chǎn)生的，最小值是1．864MHz；波形的最大值是1．926MHz，是電源電壓和輸入電流正常時(shí)的輸出頻率。此時(shí)，輸出頻率的相對誤差為1．64％。

2.5仿真結(jié)果說明采用溫度補(bǔ)償方法只是將電阻和電容的溫度特性考慮在內(nèi)，但并沒有綜合考慮受溫度影響的MOS管的工作特性。圖3中顯示曲線的頻率隨溫度變化很小，滿足標(biāo)簽芯片在不同溫度下工作的要求。振蕩器采用弛豫結(jié)構(gòu)的目的之一是盡量避免電源電壓值對振蕩頻率的影響，圖4中的結(jié)果顯示，該振蕩器允許VDD從0．75V到1．3V變化。VDD小于0．75V時(shí)，頻率明顯增加，主要是P2產(chǎn)生的電流對節(jié)點(diǎn)Vswitch充電時(shí)Vswitch的電壓變化幅度減小，導(dǎo)致充電過程縮短、電路循環(huán)周期變短、頻率增加。為了滿足低功耗要求，電路中各條支路的電流都設(shè)置得較小，因此，在偏置電流變化時(shí)，由P1，P2，P3產(chǎn)生的電流對各個(gè)節(jié)點(diǎn)的充電過程會(huì)明顯變化。電流變大時(shí)，充電過程加快；電流變小時(shí)，充電過程變長。在低功耗時(shí)，偏置電流的影響大于工作電壓。工作電壓和偏置電流的波動(dòng)和它們發(fā)生穩(wěn)定偏移對輸出頻率的影響是不同的。由于此系統(tǒng)中數(shù)字基帶可以處理時(shí)鐘頻率小偏移所產(chǎn)生的問題，但是不能處理時(shí)鐘波動(dòng)引發(fā)的誤差，所以，振蕩器對輸出頻率的波動(dòng)要求很嚴(yán)格。在本文3．4小節(jié)所提到的條件下，該弛豫振蕩器輸出頻率的相對波動(dòng)很小，小于系統(tǒng)要求的2．5％。

2.6與其他論文數(shù)據(jù)對比表1提供了文獻(xiàn)中電路與本文電路仿真結(jié)果的比較。無論是單端環(huán)形結(jié)構(gòu)還是差分環(huán)形結(jié)構(gòu)，輸出頻率都易受電源電壓和基準(zhǔn)電流的影響，且會(huì)產(chǎn)生很大的波動(dòng)。其優(yōu)點(diǎn)是結(jié)構(gòu)簡單、功耗低和省面積。弛豫結(jié)構(gòu)的功耗較大，文獻(xiàn)［13］中電路用了一個(gè)1MΩ電阻，面積較大。本文電路使用電阻可以小到幾十千歐姆，占用面積較小。用略大的面積和功耗換來的優(yōu)點(diǎn)是輸出頻率穩(wěn)定，受電源電壓和基準(zhǔn)電流影響較小。這也是本設(shè)計(jì)的優(yōu)勢所在，電阻值減小了90％以上，同時(shí)在電源電壓和偏置電流瞬時(shí)波動(dòng)10％的情況下，輸出符合系統(tǒng)要求。表1本文與其他文獻(xiàn)結(jié)構(gòu)的比較參考文獻(xiàn)采用結(jié)構(gòu)輸出頻率／MHz功耗／nW相對面積文獻(xiàn)［11］單端環(huán)形1．28440很小（全CMOS）文獻(xiàn)［12］差分環(huán)形5．1224很小（全CMOS）文獻(xiàn)［7］弛豫1．922000很大（1MΩ電阻）本文弛豫1．92900適中（65．1kΩ電阻）4總結(jié)設(shè)計(jì)了一種用于UHFRFID標(biāo)簽芯片的弛豫振蕩器。理想情況下，電路功耗為0．9μW，工作溫度范圍為－20℃～80℃，電源電壓變化范圍在0．75～1．3V之間，偏置電流范圍為90～110nA，且允許電源電壓和偏置電流發(fā)生10％的波動(dòng)，振蕩器的輸出頻率符合系統(tǒng)設(shè)計(jì)要求。

作者：安奇陳群超陳金伙黃鳳英李文劍單位：福州大學(xué)物理與信息工程學(xué)院