VME自定義總線接口設計范文

本站小編為你精心準備了VME自定義總線接口設計參考范文，愿這些范文能點燃您思維的火花，激發您的寫作靈感。歡迎深入閱讀并收藏。

摘要:

工件臺運動控制系統為強實時、高速高精的多軸運動,在實際控制中下位機是vme64x插槽上的嵌入式處理器主控設備。VME標準協議已經定義的線路都是一致被運行了Vxworks實時運動控制卡的主控板卡占用,如果所有數據都通過主控板卡查詢和轉發將會導致主控板卡的數據過載,不能符合實時性的要求。因此,本文介紹了另一個獨立的總線協議,用于采集光柵譯碼卡中的數據。由仿真和實驗結果表明,該方案不僅實現了DSP與FPGA的數據傳輸,而且具有強實時和靈活可靠的特點。

關鍵詞:

FPGA;VME;自定義總線;光柵譯碼卡

1引言

在光刻機雙工件臺控制系統中,VME總線使用了三個接口共430根線路接入,通過背板互聯的有P1,P2兩個接口320根線路接入。實際上VME標準協議并沒有完全使用全部線路,而是為用戶預留了部分自定義線路,增加了設計的靈活性[4]。由于VME總線主要用于工控機與各板卡的通信,同步控制卡與激光計數卡和光柵譯碼卡使用總線就會產生嚴重沖突,影響采用是實時性,因此這里將VME總線中未使用的管腳作為自定義總線管腳,這樣避免了增加新的硬件接口,而且在硬件設計上可以和VME總線一起考慮。自定義同步總線數據傳輸完全根據主控總線提供的時序進行,地址線包含了對數據發送和接收方的定義。每個總線傳輸周期中,數據發送端和接收端的身份根據地址尋址關系自動切換,而避免了總線控制權更迭時的握手,及數據傳輸優先級或傳輸搶占等問題,總線控制信號來自同一個時鐘域,從節點僅響應控制信號,可忽略節點間時鐘相位差影響。在每個伺服周期,設計了一個數據傳輸序列來實現共享數據交互。數據傳輸序列由若干個總線傳輸周期構成,每個周期完成32bit的數據共享。通過設定總線地址來設置數據傳輸序列的傳輸內容,當所有的設定總線地址被遍歷,則當前周期數據傳輸已經完成,所有被規劃傳輸的數據都被所有的運動控制卡所共享[1]。

2VME自定義總線邏輯協議的實現

VME自定義總線是一條并行運行的總線,該總線采用數據廣播的方式,可以方便各個板塊同時接收同一個數據。其由同步控制卡提供5KHz時鐘,每200us同步控制卡將數據鎖存線拉高,向光柵譯碼卡發出一個脈沖,此時光柵譯碼卡和激光干涉儀等設備鎖存該時刻的數據,其讀數不再發生變化,然后同步控制卡產生一連串的讀取信號,將各個光柵尺的數據讀出。同時切換總線上的地址,并生成采樣保持,讀取和地址三個信號置于自定義總線,運動控制卡通過對自身所需的地址的識別在讀信號低電平時獲得相應位置傳感器的信號。

2.1VME自定義總線接口的實現VME自定義總線在VME的P2口上,時鐘頻率是5KHz,用于傳輸激光干涉儀和光柵尺的測量數據[3]。在實際應用中,位置環采樣周期為200us,并且有大量的實時伺服數據在運動控制卡與光柵譯碼卡之間、運動控制卡與運動控制卡之間、運動控制卡與同步總線控制卡之間交換。如果在運動控制中,這些伺服數據使用VME總線進行交換,則會堵塞系統總線,使PowerPC無法進行正常工作。為此,利用光柵譯碼卡的技術特點以及VME的P2自定義接口,構造自定義局部總線。并設計專用同步總線控制模塊對同步總線進行控制。自定義同步總線接口邏輯同樣采用FPGA芯片來實現,使其達到靈活、可靠、集成度高的設計要求。自定義同步總線的主控制器由運動控制系統中的同步總線控制卡來實現,而運動控制卡中只需實現自定義總線的從接口。從控制器結構如圖1所示,其功能包含以下方面:(1)提供DSP對于雙口RAM訪問的地址譯碼,將DSP的標準EMIF接口時序轉換成雙口RAM訪問時序,該功能在EMIF時序匹配模塊中完成;(2)完成自定義總線的讀寫邏輯,當自定義總線的地址有效后,數據方向控制模塊將判斷當前運動控制卡是數據發送端還是數據接收方,以切換數據總線方向;(3)當某一個特定的自定義總線地址訪問出現的時候,總線時序匹配模塊將產生中斷信號提供給DSP,提 供同步觸發[1]。

2.2同步控制卡VME自定義總線邏輯功能的實現光柵譯碼卡接收來自光柵尺的信號,實現對工件臺宏動部分的位置測量,測量數據通過自定義總線傳送給同步控制卡。同步控制卡通過內部的定時器,產生運動周期開始信號,讀取光柵譯碼卡的數據,然后將各個運動控制卡所需的信號,按照一定的地址編碼,發送到VME64x總線的自定義總線上,由運動控制卡接收。運動控制卡接收到同步控制卡的運動周期開始信號后,依次接收指令位置和光柵尺數據,運動控制卡進行數據存儲等其他操作,并等待下個運動周期的開始信號。對于同步控制卡FPGA中邏輯協議的設計,采用三段式狀態機進行設計,第一段描述次態寄存器轉到現態寄存器;第二段對狀態轉移條件進行判斷,從而完成狀態轉移變換;第三段描述在各個狀態完成的動作和對狀態轉移條件進行描述。同步控制卡VME自定義總線讀取光柵尺的邏輯轉換如下圖所示:在狀態S0處檢測200us的脈沖,因為同步控制卡每200us向光柵譯碼卡發出一個脈沖,光柵譯碼卡接收到該脈沖后就會鎖存當前數據,當脈沖到來時則轉到S1狀態,否則仍然處于S0。在S1狀態時等待20ns,即讓光柵譯碼卡把數據鎖存完成,接著轉到狀態S2。在狀態S2,將地址發送給光柵譯碼卡,并且等待30ns,讓輸出數據穩定,然后轉到狀態S3。在狀態S3,將數據鎖存,讀操作的次數置零,并且將地址發送給雙口RAM,延時10ns等待數據和地址穩定,然后轉到狀態S4。在S4對雙口RAM進行寫操作使能,即給寫使能引腳置高電平,然后進入狀態S5。在S5將讀操作次數加1,并判斷是12路數據是否讀取完畢,即讀次數是否等于12,若否則進入狀態S6,否則進入狀態S11。從狀態S6到狀態S10重復狀態S1到S5的過程,直到讀取完成。在狀態S11,發出讀取完成脈沖,并延時20ns到狀態S12,最后返回狀態S0等待。

2.3同步控制卡VME自定義總線設計實測結果實測模塊是接收12路光柵尺的數據,從圖3可以看出,送到光柵譯碼卡的地址,在延遲一定時間后,穩定的數據才輸出,所以這里是根據實測的延遲時間來決定模塊設計中的相關信號的延遲。將數據寫入緩存必須等待數據穩定才能發出寫信號。

2.4運動控制卡讀取VME自定義總線數據邏輯功能的實現在光刻機雙工件臺控制系統中,每塊運動控制卡實現對三個電機的控制,整個系統需要12塊運動控制卡,它通過光纖口將控制信號傳送到電機驅動。同步控制卡通過內部的定時器,產生運動周期信號,讀取光柵譯碼卡中數據,進行解耦,然后將各個運動控制卡所需的信號,按照一定的地址編碼,發送到VME64x自定義總線,由運動控制卡接收。運動控制卡接收到同步控制卡的運動周期開始信號后,依次接收指令位置和光柵譯碼卡的數據。運動控制卡讀取VME自定義總線上數據的邏輯轉換如下圖所示。在狀態S0處檢測來自同步控制卡的200us脈沖,當脈沖到來時則轉到S1狀態,否則仍然處于S0。在S1狀態時設置一個地址中間變量VMEExAddr_temp,并賦值為1,接著轉到狀態S2。在狀態S2,當(seg=1)即VME自定義總線上地址與該地址中間變量相等時,然后轉到狀態S3。在狀態S3,將數據鎖存,讀操作的次數置1,并且將地址發送給雙口RAM,延時20ns等待數據和地址穩定,然后轉到狀態S4。在S4對雙口RAM進行寫操作使能,即給寫使能引腳置高電平,然后進入狀態S5。在S5將寫操作使能置0,然后進入狀態S6。S6將讀操作次數加1,并將地址中間變量加1,且地址中間變量值加1,進入S7。從狀態S7到狀S10重復狀態S2到狀態S5的過程。在S10判斷12路數據是否讀取完畢,即讀次數是否等于12,若否則進入狀態S6,否則進入狀態S11。在狀態S11,發出讀取完成脈沖,最后返回狀態S0等待。運動控制卡讀取自定義總線上數據的過程,通過SignalTapII觀察其邏輯時序如圖5所示。

3結束語

本文提供了一種基于FPGA的VME自定義總線的邏輯接口設計,同步控制卡作為“主卡”,讀取光柵譯碼卡中的測量數據,并將數據置于VME自定義總線上,其負責自定義在總線的邏輯設計。運動控制卡,接收來自自定義總線上的數據,并通過DSP進行處理,最后發送給電機,控制電機的運動軌跡。該設計方案通過了實際驗證,并利用SignalTapII觀測了其邏輯時序,可得該方案正確。

作者：韓記曉  萬勇利 張常江 趙為志 陳興林 單位：哈爾濱工業大學 航天學院