守時電路設計論文范文

本站小編為你精心準備了守時電路設計論文參考范文，愿這些范文能點燃您思維的火花，激發(fā)您的寫作靈感。歡迎深入閱讀并收藏。

1守時系統(tǒng)概述

對于守時系統(tǒng)而言首先要保證系統(tǒng)硬件部分具有良好的穩(wěn)定性與可靠性，并且生存能力優(yōu)秀。經(jīng)由守時系統(tǒng)得到的標準時間可滿足授時相關標準，同時我國守時系統(tǒng)需要與國際標準時間匹配結合，在開發(fā)過程中應當汲取國外授時系統(tǒng)的優(yōu)缺點從而得到具備特色的自主守時系統(tǒng)。在系統(tǒng)計算過程中要保持時間尺度均勻并使其處于穩(wěn)定態(tài)，同時使UTC可被精確控制。另外需要構建出專門性的性能測試平臺，使對比試驗可正常開展。總之，守時系統(tǒng)無論是在工業(yè)發(fā)展還是經(jīng)濟發(fā)展過程中均發(fā)揮了重要的作用，它也受愈來愈受到國家重視。

2守時電路設計分析

在本研究中借助GPS體系作為基本授時體系，因此需要在系統(tǒng)中置入GPS接收機。GPS接收機的功能主要體現(xiàn)于兩方面，首先它可以對精確時間進行有效輸出，另外得到相關的時間質量信息，同時可獲取標準時間信號。通常情況下將GPS位置精度設置為10m，將時間精度設定為1us，而速度精度則設定為0.1m/s，更新頻率為1HZ。另外熱開機時間可設定為1s，暖開機時間為38s，冷開機時間為42s。工作電壓按照實際要求進行匹配。

在系統(tǒng)中加入晶振（MV180），該晶振標準頻率為10MHZ，穩(wěn)定性低于1*10^-10，工作電壓為12V，外部工作電壓為0至5V，參考電壓為5V，工作溫度范圍為-10至60℃，穩(wěn)定性為±2*10^-10，老化率為±3*10^-8/y，預熱時間精度低于±1*10^-8（25℃以下），預熱階段峰值電流消耗應低于700mA，靜態(tài)電流消耗應低于250mA（25℃以下）。另外置入特定芯片使守時電路工作得到進一步優(yōu)化，芯片選取DAC7512，該芯片電壓需求較低且功耗較小，通常情況下采取施密特觸發(fā)輸入，可對緩沖電壓進行數(shù)模轉換并可對寄存器寫操作進行有效控制。

芯片本身可對數(shù)據(jù)進行放大并進行緩沖，這樣便可保證信號輸出的質量，使其能夠完整輸出。由于該芯片可將輸出端斷開并斷開緩沖放大器，將固定電阻接入其中使精度輸出放大器可采取軌對軌的模式進行輸出，利用串行接口使得作為通信接口連接，在工作過程中其時鐘速率可達30MHz。為了使守時電路工作完善化可在整個守時系統(tǒng)中置入FPGA器件。植入該集成電路芯片可使得系統(tǒng)的靈活性大大增強，由于FPGA具備了高度集成化的特點，規(guī)模大、體積小，具有較低的功耗，且處理迅速，可進行反復編程，因此將其置入系統(tǒng)當中可有效控制系統(tǒng)功耗并降低系統(tǒng)應用成本。另外FPGA具備了邏輯單元與嵌入式儲存器、乘法器以及高速手法器等，可提供多種協(xié)議保證其適用范圍。在FPGA實際應用過程中開發(fā)軟件先將硬件描述語言及原理圖輸入其中，再編譯為數(shù)據(jù)流，并通過隨機儲存來確認設計電路的邏輯關系。當出現(xiàn)斷電情況后隨機儲存將會消失，此時FPGA也就變成了白片，那么可結合隨機儲存器中的差異來得到不同的設計電路邏輯關系從而得到可編程特性。

3結語

在很多行業(yè)及領域當中守時系統(tǒng)發(fā)揮著重要的作用，上述研究基于單片機與FPGA組合對守時電路進行設計，并以GPS為時間源所得到的守時系統(tǒng)具有高精度、低功耗等特點，使得標準時鐘的缺陷得到了有效彌補。

作者：肖野李菲單位：邵陽學院