FPGA的多源信息傳輸系統(tǒng)范文

本站小編為你精心準(zhǔn)備了FPGA的多源信息傳輸系統(tǒng)參考范文，愿這些范文能點(diǎn)燃您思維的火花，激發(fā)您的寫作靈感。歡迎深入閱讀并收藏。

《電視技術(shù)雜志》2014年第十一期

1數(shù)據(jù)智能編隊(duì)

當(dāng)同時(shí)有多個(gè)緩存FIFO都超過(guò)傳輸門限時(shí)，需要對(duì)各FIFO內(nèi)數(shù)據(jù)進(jìn)行編隊(duì)傳輸。編隊(duì)原則采用兼顧數(shù)據(jù)速率和時(shí)間累積的原則:以FIFO內(nèi)存儲(chǔ)數(shù)據(jù)量動(dòng)態(tài)決定各FIFO傳輸優(yōu)先級(jí)，每次傳輸完一幀后，根據(jù)各FIFO內(nèi)存儲(chǔ)數(shù)據(jù)量更新傳輸編隊(duì)。如圖1所示，第一路數(shù)據(jù)傳輸速率最高，F(xiàn)IFO1首先到達(dá)門限，數(shù)據(jù)優(yōu)先傳輸;傳輸完一幀后，若FIFO1數(shù)據(jù)量仍是最高，則繼續(xù)傳輸FIFO1內(nèi)數(shù)據(jù);隨著時(shí)間累積，相對(duì)低速數(shù)據(jù)總有超過(guò)高速數(shù)據(jù)的時(shí)候，此時(shí)傳輸相對(duì)低速數(shù)據(jù)。對(duì)于暫時(shí)不用的數(shù)據(jù)路，相應(yīng)FIFO始終掛起(如圖1中FIFO4)，不會(huì)影響其他路數(shù)據(jù)的傳輸。編隊(duì)機(jī)制是本系統(tǒng)的智能化，不僅可以自動(dòng)判決各路數(shù)據(jù)的優(yōu)先級(jí)，還可防止高速率數(shù)據(jù)長(zhǎng)時(shí)間占用傳輸通道導(dǎo)致低速數(shù)據(jù)溢出的問(wèn)題。編隊(duì)機(jī)制也支持指令決定優(yōu)先級(jí)的功能，且指令優(yōu)先級(jí)高于自動(dòng)識(shí)別功能。

2實(shí)時(shí)傳輸流程

為了便于后續(xù)模塊的處理，傳輸幀長(zhǎng)固定為Nbyte，幀頭為H(4byte)，標(biāo)識(shí)碼I(1byte)用于區(qū)分不同路數(shù)據(jù)，以便接收端還原各路數(shù)據(jù)，其余(N－5)byte均為有效傳輸數(shù)據(jù)。為了防止無(wú)有效數(shù)據(jù)可傳輸導(dǎo)致傳輸數(shù)據(jù)流中斷，以填充空幀來(lái)保持?jǐn)?shù)據(jù)流的連續(xù)性。故傳輸幀分為有效幀和空幀，如圖2所示。空幀出現(xiàn)頻率由多路數(shù)據(jù)速率總和與傳輸數(shù)據(jù)速率差距決定，當(dāng)多路數(shù)據(jù)速率總和遠(yuǎn)小于傳輸數(shù)據(jù)速率時(shí)，空幀才會(huì)大量出現(xiàn);當(dāng)多路數(shù)據(jù)速率總和逼近傳輸數(shù)據(jù)速率時(shí)，空幀將消失，故信道利用率可高達(dá)(N－5)/N。發(fā)送端:將各路數(shù)據(jù)緩存在相應(yīng)FIFO內(nèi)，編隊(duì)模塊根據(jù)各FIFO上報(bào)的存儲(chǔ)數(shù)據(jù)量選出即將傳輸?shù)腇IFO，并生成標(biāo)識(shí)碼I，待當(dāng)前幀傳輸完畢，下一幀開始傳輸時(shí)，開啟選中的FIFO，讀取數(shù)據(jù)進(jìn)行傳輸;若無(wú)可傳輸數(shù)據(jù)，則通知空幀插入模塊傳輸空幀。數(shù)據(jù)融合傳輸流程如圖3所示。接收端:通過(guò)幀同步模塊定位幀頭H，提取標(biāo)識(shí)碼I，剔除空幀，解析還原各路數(shù)據(jù)，并存入相應(yīng)FIFO內(nèi)。為防止FIFO讀空的情況，為每個(gè)FIFO設(shè)定一個(gè)門限值，當(dāng)于門限值時(shí)，F(xiàn)IFO將被掛起。

3系統(tǒng)硬件實(shí)現(xiàn)平臺(tái)

本系統(tǒng)基于Xilinx公司的XC4VLX60－10FF668I芯片開發(fā)。本系統(tǒng)資源開銷少，除占用fpga內(nèi)部的FIFO資源外，其余資源極少占用，僅需嵌入原有的FPGA程序內(nèi)，無(wú)需額外硬件開銷。發(fā)送端接口類型有視頻接口、同步422、LVDS、Camer-alink，可支持DVD、攝像頭、可見光、紅外、CCD數(shù)碼相機(jī)、低速SAR等多種傳感器的輸入數(shù)據(jù)源。接收端輸出接口有模擬視頻口和網(wǎng)口。模擬視頻數(shù)據(jù)可通過(guò)監(jiān)視器還原視頻圖像;網(wǎng)口可將不同路圖像數(shù)據(jù)輸出給目標(biāo)設(shè)備。此外本系統(tǒng)還配有DSP，用于對(duì)視頻圖像進(jìn)行壓縮編碼。硬件平臺(tái)框圖如圖4所示。多種傳感器數(shù)據(jù)通過(guò)不同接口進(jìn)入發(fā)送端:1)第1路圖像數(shù)據(jù)為標(biāo)準(zhǔn)模擬視頻信號(hào)，需經(jīng)過(guò)AD離散化采用后形成并行數(shù)據(jù)輸入到FPGA內(nèi)，F(xiàn)PGA根據(jù)視頻標(biāo)準(zhǔn)格式將AD采樣后的數(shù)據(jù)通過(guò)McBSP(Multi－channelBufferedSerialPort)接口輸出給DSP，DSP將其進(jìn)行壓縮編碼形成碼流數(shù)據(jù)后再通過(guò)McBSP接口返回給FPGA;McBSP接口為64bit并行數(shù)據(jù)，針對(duì)本系統(tǒng)應(yīng)用在數(shù)據(jù)接收緩存模塊需采用2級(jí)FIFO;2)第2路圖像數(shù)據(jù)為串行數(shù)字信號(hào)，通過(guò)同步422接口輸入到FPGA進(jìn)行數(shù)據(jù)接收緩存;3)第3路圖像數(shù)據(jù)為串行數(shù)字信號(hào)，通過(guò)LVDS接口輸入到FPGA進(jìn)行數(shù)據(jù)接收緩存;4)第4路圖像數(shù)據(jù)為Cameralink的高清圖像，28bit并行數(shù)字信號(hào)，通過(guò)Cameralink接口輸入到FPGA，與第1路的標(biāo)清視頻圖像相同，需要經(jīng)DSP壓縮后方可傳輸。4路數(shù)據(jù)源經(jīng)過(guò)數(shù)據(jù)接口緩存模塊處理后，智能編隊(duì)模塊根據(jù)各FIFO上報(bào)的存儲(chǔ)數(shù)據(jù)量確定各路數(shù)據(jù)傳輸?shù)膬?yōu)先級(jí)，形成復(fù)接數(shù)據(jù)流。接收端FPGA根據(jù)幀標(biāo)識(shí)碼I解析還原各路數(shù)據(jù)，并存入相應(yīng)FIFO內(nèi):1)FPGA將第1路碼流數(shù)據(jù)通過(guò)McBSP接口輸出給DSP進(jìn)行解碼還原標(biāo)準(zhǔn)視頻圖像后，再通過(guò)McBSP接口返回給FPGA，F(xiàn)PGA輸出給DA進(jìn)行數(shù)模轉(zhuǎn)化恢復(fù)模擬視頻信號(hào)，通過(guò)監(jiān)視器顯示第1路圖像;2)第2至第4路圖像通過(guò)不同網(wǎng)口輸出給目標(biāo)設(shè)備進(jìn)行后期應(yīng)用處理。本系統(tǒng)算法內(nèi)參數(shù)設(shè)置如下:復(fù)接幀幀同步碼H為0x1ACFFC1D，幀長(zhǎng)N為1084byte。發(fā)送端緩存FIFO門限值為1079byte(N－5)，接收端緩存FIFO門限值為1024byte，故信道最高傳輸利用率為(N－5)/N=99%。

4試驗(yàn)結(jié)果

為驗(yàn)證本系統(tǒng)的可行性，搭建上述硬件平臺(tái)。第1路外接標(biāo)清DVD，PAL制，25f/s(幀/秒)圖像，圖像像素尺寸為720×576，8bit灰度圖像。經(jīng)DSP壓縮后生成2Mbit/s碼流，傳輸?shù)浇邮斩撕螅?jīng)DSP解壓縮后將還原的視頻圖像輸出給監(jiān)視器顯示，如圖5a所示。第2路外接實(shí)驗(yàn)室測(cè)試設(shè)備輸出的1Mbit/s純數(shù)字信號(hào)，為便于驗(yàn)證本系統(tǒng)傳輸數(shù)據(jù)的正確性，將該路數(shù)字信號(hào)設(shè)成幀內(nèi)容均相同，僅幀計(jì)數(shù)器有變化的幀格式。幀頭為0xEE0036，緊跟幀頭后有一字節(jié)表示幀計(jì)數(shù)器，幀長(zhǎng)480byte(包括幀頭)，經(jīng)本系統(tǒng)傳輸后，由網(wǎng)口1輸出到工控機(jī)，接收到的數(shù)據(jù)信號(hào)與發(fā)送的數(shù)字信號(hào)相同。第3路外接實(shí)驗(yàn)室測(cè)試設(shè)備輸出的500kbit/s純數(shù)字信號(hào)，驗(yàn)證方法與第2路相同，僅接口類型和速率不同，該路數(shù)據(jù)接收正常。第4路外接Cameralink接口的高清攝像頭，base模式，30f/s，圖像像素尺寸為1024×768，24bit三分量彩色圖像。經(jīng)DSP壓縮后生成4Mbit/s碼流，傳輸?shù)浇邮斩撕螅?jīng)DSP解壓縮后將還原的高清圖像通過(guò)網(wǎng)口3輸出給工控機(jī)，如圖5b所示。實(shí)驗(yàn)結(jié)果表明，本系統(tǒng)可同時(shí)支持多源信息實(shí)時(shí)傳輸。

5小結(jié)

本文針對(duì)軍用設(shè)備的小型化、多傳感器和傳輸實(shí)時(shí)性的要求，提出了一種基于FPGA的多源信息實(shí)時(shí)傳輸系統(tǒng)。該系統(tǒng)解決了現(xiàn)有算法的四大弊端:1)通用性。對(duì)于同步接口信息，可實(shí)現(xiàn)透?jìng)鳎瑹o(wú)需知道幀格式和數(shù)據(jù)速率，可廣泛通用于各類傳感器。2)信道利用率。為各路數(shù)據(jù)編隊(duì)動(dòng)態(tài)傳輸，信道利用率可高達(dá)99%。3)智能性。可自動(dòng)識(shí)別各路數(shù)據(jù)優(yōu)先級(jí)，也可根據(jù)指令決定優(yōu)先級(jí)。4)擴(kuò)展性。本系統(tǒng)不局限數(shù)據(jù)源個(gè)數(shù)，可根據(jù)實(shí)際情況擴(kuò)展。目前本系統(tǒng)已成功應(yīng)用于多項(xiàng)國(guó)家“863”預(yù)研項(xiàng)目和無(wú)人機(jī)及飛艇等型號(hào)項(xiàng)目中。實(shí)際應(yīng)用證明，本系統(tǒng)運(yùn)行穩(wěn)定可靠，適應(yīng)性強(qiáng)。

作者：季玲玲國(guó)輝張志芳康崢單位：航天恒星科技有限公司