背板互連的信號完整性研究范文

本站小編為你精心準備了背板互連的信號完整性研究參考范文，愿這些范文能點燃您思維的火花，激發您的寫作靈感。歡迎深入閱讀并收藏。

《系統工程與電子技術雜志》2014年第五期

1仿真方法推導

仿真高速背板互連的主要步驟可以分為3個部分，第1部分是對高速背板互連的接插件進行建模。第2部分是對母板和子板上的走線進行建模，文中主要采用離散復鏡像方法結合三角函數基的部分元等效電路法建立高速走線的等效電路模型。第3部分是在電路域將高速背板接插件和走線聯合仿真得到整體的仿真結果。

1.1高速互連接插件等效電路模型的建立對于高速互連接插件我們可以將其用簡單二端口模型來等效，如圖1所示，一個二端口網絡總是可以將其變換為П型等效電路的形式。通過將YA、YB和YC擬合成極點-留數型函數之后就可以對應的找出電路元件表達的具體形式。矢量擬合對應的參數進行擬合，得到有理函數的形式為式中，s=jω，ω是角頻率；常數項d和一次項e是實數；ak是極點一般為實數或者共軛復數對；ck是第k個極點對應的留數；N表示擬合的全部極點的個數。式(1)中的最后兩項分別對應于電阻和電容，其中電阻的阻值可以1/d求得，電容值等于e。經過擬合得到N個有理函數后可以分為分為M個實極點和（N-M）/2對共軛復極點兩種情況。對于有理函數擬合時的實數極點的情況可以表示為通過圖2中(a)圖所示的電感與電阻串聯支路的形式可以對應的找出電感與電阻的值。按照電路導納參數的定義，可以發現Yr的電路導納形式與式(2)相對應。圖2中(a)所示的電路導納可以寫為當極點和留數是共軛復數對時，等效電路可以表示如圖2中（b）所示。先將共軛復數對的極點-留數有理函數的形式表示為式（4）的形式。由此分別對П型等效電路的YA、YB和YC分別進行擬合，得到各個分支的電路模型，再將各個分支模型按照圖1的形式組合，形成整個接插件的電路模型。

1.2高速走線等效電路模型的建立文中與接插件連接的走線采用PEEC方法建模仿真，本文采用的PEEC方法采用三角面元的剖分，可以有效地分析不規則走線的情況。Rao-Wihon-Glisson(RWG)基是一種定義在剖分后第n條公共邊上的矢量基函數，其定義為在計算目標可以當作是理想導體處理的時候，電阻項可以忽略不計。式(11)和式(12)中的格林函數均采用離散復鏡像方法（discretecompleximagemethod,DCIM)方法求取，詳細的求取方法在文獻[11]中有具體的描述。1.3電路域的聯合求解方法得到接插件的電路模型和走線的等效電路模型后，需要將兩部分電路組合整體求解。這里我們推導適用于聯合PEEC等效電路和接插件電路模型的電路求解方法。如圖5所示，給出PEEC等效電路圖，并且不同于圖4的地方是這里為了推導方便將電位系數的互耦改寫成了電流源的形式，并且按照PEEC等效電路的規律定義出相應的節點電壓和電流。式中，M是電路方程矩陣。需要注意的是PEEC方法的節點和支路的個數會非常多，對應于使用PEEC方法時的剖分的數目，剖分的三角面元決定了節點個數，公共邊決定了支路電流的數目。因此只有按照上面推導的規律的形式才能實現計算機編程的求解。但是該電路結構與矢量擬合的電路結構不同，所以不能直接應用于接插件的電路求解，同樣也不適合將接插件的電路模型直接與PEEC電路的節點連接后求解。但是幸運的是接插件的電路形式有它自身的特點，結構固定，我們可以按照這一方法將接插件的電路求解方法推導出來，再從端口的電流電壓上分析，使兩部分電路滿足電流和電壓連續的要求。下面推導矢量擬合得到的接插件的電路的求解方法。如圖2(b)所示，從擬合得到的極點和留數可以得到子電路的形式。將子電路套入到圖1中得到接插件的電路。為了方便推導，假設子電路為圖2(b)的最簡單的形式可以得到圖6的電路形式。如圖6所示，其中每個分支都用一對共軛復數對的極點-留數對應的電路來表示。按照類似求解PEEC等效電路的方法，假設端口上的電流分別是ISI和ISO。按照支路電流-電壓關系和節點電流關系可以得到同樣加上端口約束方程之后可以求得全部的變量，包括節點電壓ΦB、ΦC，支路電流IA1，還有端口電流ISI、ISO。聯合仿真時，電路求解矩陣可以根據各自不同的電路結構求得，只是要特別約束端口電流。例如圖5中的電路后面連接圖6的電路，并且最終用圖6中的ΦC作為輸出端接50Ω阻抗。我們保持之前的輸入端Φ1和I1的激勵方式不變。只需要改寫內部互連的端口使得電壓和電流連續。這樣得到12個方程對應12個未知變量，求解出全部的電位和電流后可以進步計算得到Y參數或者S參數。

2仿真結果分析

使用本文推導的方法對圖7示意圖的結構進行仿真驗證。該結構包含了兩塊子板和一塊母板，子板與母板之間通過高速背板連接器互連，再通過母板上的走線完成兩個子板的互連，該結構是現在高速背板最典型的互連方式，非常具有代表性。通常在仿真這樣背板互連時需要使用的仿真工具會非常多，走線的仿真可能會用到全波工具軟件，然而接插件的模型取決于廠商提供的模型，一般都是參數模型，因此還需要使用AdvancedDesignSystem(ADS)等軟件，多個軟件配合使用完成背板互連的仿真。本文的方法將走線和接插件巧妙的統一在了電路域進行仿真，實現便捷。其中母板和子板之間的互連采用的是Molex公司提供的標準高速背板互連接插件接插件。通過矢量擬合方法，對廠商提供的接插件的參數模型進行有理函數擬合，從而可以得到電路模型，如圖8所示，使用文中方法擬合得到的電路模型導納參數仿真結果與原始導納參數比較，結果可以看到電路模型和參數模型的結果吻合的很好，原始的導納參數取自Molex官方，是其經過測試驗證的數據，通過和官方數據的比較可以等同于和實驗數據的比較。二者一致性很好，證明了擬合電路模型的正確性。進一步以得到的接插件的電路模型做波形仿真，波形仿真一般均采用階躍響應和脈沖響應為例。圖9中分別給出了擬合得到的電路模型和直接使用參數模型在ADS中仿真結果的比較。如圖9所示，擬合電路的波形仿真結果和直接使用參數模型在ADS中的仿真結果吻合良好，進一步驗證了接插件電路模型的正確性。簡單的建模方式是采用圖10中所示的差分線線型，仿真中我們設置了30mm長度的微帶線走線，線寬0.24mm，介質厚度0.15mm，介質的介電常數取4.3，線間距一般取一倍線寬。如圖11所示，文中PEEC方法與IE3D工具軟件結果相吻合，驗證了本文微帶差分走線仿真的正確性。在得到接插件的電路模型和PEEC仿真的走線模型之后我們將如圖7所示的完整的背板互連通路模型連接起來，實現板間互連的完整的仿真。如圖12所示，先通過IE3D仿真走線，再結合ADS軟件加載接插件的模型的完整的仿真結果與本文建立的完整的通路的仿真結果的比較，通過對比可以發現本文結果和商用軟件的仿真結果基本一致，由于S31和S41本身的值就非常小，所以IE3D與本文結果略有差別，這個誤差不影響主要的S21參數的仿真從而可以驗證本文的正確性和有效性。

信號完整性仿真中通常采用眼圖的形式，更加直觀的觀察設計的性能。文中最后給出來背板互連完整通路的眼圖的仿真結果。影響差分線傳輸質量的主要是差分線的線寬，線間距，介質厚度和介質參數，在優化設計時可以采取固定其中3個，優化其中1個變量來進行眼圖的優化仿真。如圖13所示，給出了不同差分走線配置時傳輸5Gbps信號的眼圖情況。文中采用了優化線間距來優化差分走線的形式，仿真了四種不同線間距的情況下的眼圖情況。線寬0.24mm，一般的走線采用一倍線間距或者兩倍線間距，但是從圖中可以看出在采用接近一倍線間距0.225mm線間距時，眼圖的質量最好。線間距采用0.1mm時眼高0.376V，采用0.225mm線間距時眼高0.552V，比不采用仿真優化前提高了47%。文中的仿真方法為高速電路設計提供了一種有效的方式。

3結論

文中為仿真高速背板互連提供了一種完整的解決方案。根據仿真對象特點不同，對走線采用全波的PEEC方法精確地建模，針對高速互連接插件采用擬合電路的方式得到仿真所需等效電路，在兩種方法聯合使用的情況下完整地實現了背板的仿真。本文的仿真結果與IE3D及ADS的仿真結果一致，驗證了本文方法的正確性。在高速背板互連普遍得到應用的今天，該方法給設計人員提供信號完整性仿真的一種有效途徑。文中的核心方法仍屬于頻域方法，隨著計算頻率的升高，要求剖分的更加精細，計算量會相應提高，如何在更高的頻段分析問題是今后需要繼續研究的方向。

作者：孔繁 盛衛星 馬曉峰韓玉兵單位：南京理工大學電子工程與光電技術學院